
## First Hit

### End of Result Set



L2: Entry 1 of 1

File: JPAB

Mar 16, 1992

COUNTRY

COUNTRY

PUB-NO: JP404082090A

DOCUMENT-IDENTIFIER: JP 04082090 A

TITLE: NONVOLATILE SEMICONDUCTOR MEMORY DEVICE

PUBN-DATE: March 16, 1992

INVENTOR-INFORMATION:

NAME

TERADA, YASUSHI MIYAWAKI, YOSHIKAZU

MAKAYAMA, TAKESHI

KOBAYASHI, SHINICHI

HAYASHIGOE, MASANORI

ASSIGNEE - INFORMATION :

NAME

MITSUBISHI ELECTRIC CORP

APPL-NO: JP02197470 APPL-DATE: July 23, 1990

US-CL-CURRENT: 365/189.01 INT-CL (IPC): Gl1C 16/06; H01L 27/115; H01L 29/788; H01L 29/792

#### ABSTRACT:

PURPOSE: To simplify write-in with verification function by performing the inside readout of storage contents after the write-in to a selection memory transistor and performing verification write-in again when a comparison signal indicates incoincidence while comparing outside write-in data and inside readout data.

CONSTITUTION: After a write verification control means 21 activates the inside write-in means at the time of write-in and performs the write-in an selection memory transistor, the inside readout means is activated and the inside readout of the storage contents of the selection memory transistor is performed. After that, an inside data comparator 22 is activated to execute the verification write-in operation comparing the outside write-in data and the inside readout data while activating the inside data comparator 22, and the verification write-in operation is performed again when the comparison signal indicates incoincidence. Thus, the verification and re-verification to be operated after the write-in are performed only with the inside construction part.

COPYRIGHT: (C)1992,JPO&Japio

## ®日本国特許庁(JP)

(1) 特許出顧公開

# ⑩ 公開特許公報(A) 平4-82090

@Int. Cl. 5

庁内整理番号

@公開 平成4年(1992)3月16日

G 11 C 16/06

9191-5L G 11 C 17/00 3 0 9 A

9191-5L G 11 C 17/00 3 0 9 A 7514-4M H 01 L 29/78 3 7 1 ※ 審査請求 未請求 請求項の数 1 (全10頁)

60発明の名称 不揮発性半導体記憶装置

②特 顕 平2-197470

②出 類 平2(1990)7月23日

の発明者寺田 康 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

識別記号

エス・アイ研究所内

⑦発 明 者 宮 脇 好 和 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内 ②発 明 者 中 山 武 志 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内 ②発 明 者 小 林 真 ― 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑦出 顧 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号 ②代 理 人 弁理士 大岩 増雄 外2名

最終頁に続く

免明の名称
不揮発性半導体記憶装置

・ サスピーサールに収益 2. 特許請求の新用

(1) フローティングゲートを有し、不振発な記憶を行うメモリトランジスタからなるメモリセ

・ルを構えた不揮発性半導体紀能装置であって、 活性状態時に、外部アドレス信号に基づき選択

された選択メモリトランジスタに対し、外部書き 込みデータに応じて不便免な書き込みを行う書き

込み手段と、 活性状態時に、前紀選択メモリトランジスタの

記憶内容を内閣號み出しデータとして出力する読 み出し手段と、

活性状態時に、前記外部書き込みデータと前記 内部読み出しデータとを比較して、その一致/不

一 教 を 指示 する 比 較 信 号 を 出 力 す る デ ー 夕 比 較 手 段 と 、

書き込み時に前記書を込み手段を活性化し、前記選択メモリトランジスタへの書き込みを行った

後、嗣記読み出し手段を括性化し前記選択メモリ トランジスタの記憶内容の内部読み出しを行い、

その後に何記データ比較手段を活性化して前記外 都書き込みデータと前記内部読み出しデータとを 比較するベリファイ書き込み動作を実行し、前記

比較信号が不一致を指示した場合、再度前記ペリフェイをも込み動作を行う事込み動物手段とを開

えた不揮発性半導体記憶装置。

 発明の詳細な説明 (成業上の利用分野)

この発明はEPROM、EEPROM等の電気的書き込みが可能な不揮発性半導体記憶装置に関

**する。** 

[従来の技術]

第3回は従来のEPROMの基本構成を示す回 路型である。同型に示すように、メモリセル(メ モリトランジスタ)1がマトリクス状(週中2行

6 列のみ示す)に配置されている。メモリトラン ジスタ1はフローティングゲートを育しており不 腰飛な記憶を行うことができる。このメモリトラ

### 特別平4-82090(2)

ンジスタ1のドレインは列車位に共通にビット線 2に接続され、コントロールゲートは行車位に共 通にワード線3に接続され、ソースは所定数列 (関中3列)単位に共通にソース線4に接続され る。

る。 名セット間2はそれぞれ Y ゲートトランジスタ 6を力して所定数列(図中3列)単位で共通と I ノ の 観フに被談される。 Y ゲートトランジスタゼれ ちんられ、ワード開3はロッデコーグ8に対しまれぞれ れる。 コラムデコーグ5はアドレスパラファロ・ カ海られる列アドレスパラーにあづき、通択的にか 定する。一方、ロウデコーグ8は7ドレスパッフ ウェットの ロップコーグ8は7ドレスパッフ アラより得られる行アドレスパッフ の ロード間 3 6 日レベルあるいは高電圧 V ppレ 的にロード間 3 6 日レベルあるいは高電圧 V ppレ

各1/0線7は読み出しトランジスタ10を介 してセンスアンプ11に接続されると共に書き込みトランジスタ12を介して高電圧類Vppに接続

ベルに設定する。

される。跳み出しトランジスタ10のゲートには 跳み出しは今にが印加され、響き込みトランジス タ12のゲートには昇圧回路13の出力が与える れる。センスアンプ11は从出力バッフェ14に 後述する1ビット出力データ8311を出力し、昇 圧回路13には響き込み信号 W と1に・ト書き込 サデーク814とが与えられる。この作圧回路1

みデータ S 1 4 とが与えられる。この界圧 関格 I 3 は書き込み信号 W が II の時、 活性 収差となり、 I ピット書き込みデータ S 1 4 が I の M の で トランジスタ 1 2 の ゲートに 高電 圧 V pp を 出 力し、 I ピット書き込み データ S 1 4 が I の M か し で ようトランジスタ 1 2 の ゲートに L レベルを 出力する。なお、書き込み 信号 W 及び減み出しば

号Rは制御信号発生回路15が、図示しない外部

制御信号に基づき出力する。

人出力パッファ14は書き込み時に1パイト (8ピット)単位で同時に各界圧回路13に、外 勝書き込みデータの"1"/"の"に対応してL / 耳の1ピット書き込みデータS14を出力し、 読み出し時に1パイト単位で同時にセンスアンプ

11にラッチされた1ピット出力データ5 11を 取り込み、この1ピット出力データ5 11の日メ しに対応して\*0\*ノ\*11\*の外部減少地しデータを出力する。なお、センスアンプ11(昇延回 第13)の暴動は、8個以上(8 n個(n 22)) の場合が一般的であり、減み出し肉にすべてのセ ンスアンプ11に格納されたピットデータを取り 込むには、1パイト分の1ピット出力データ5 1 を n回に分けて人出力パッファ14に順次取り 込む必要がある。

このような構成のEPROMのメモリトランジスタへのデータ書き込み動作について説明する。 なお、書き込み動作を行う前に予め消去動作を行っておく必要がある。

構主動作は、EPROMチップ上から素外線を 服制することにより行われる。素外線を服計・ と、全でのメモリトランスタ1のフローティン グゲートに書観されていた電子が放出され、開鍵 種圧が19程度と低く(このときの瞬能を をVinlとする)。この状態が、1.7 単級 相当する。

上記書さめ、 上記書される場合で表示して、 も、本語とある場合では変み出しておって、 も、み信号で表して、マースアップ)1と1/ の総すとをる。そして、マース保的に実施して、コースののは、フースのの出力と表現でして、マースののとなるである。 またはることによりで、対象などを表現で、Pppに立ち上げることにより選択的にフード検3を表現 ログデコーダうの出力と表現のにで、で変更すると共に、 ログデコーダを目により選択的にフード検3を高端 EV Ppに立ち上げる。このようにだ変すると、人 カバッファンは、14から取り、書き込みトランシス タ12のゲートに高電圧V ppが印加され、Lの場合 ようなる。

その結果、選択されたワード線3とピット線2 との交点にある選択メモリトランジスタ1は、入 出力パッファ14から取り込んでに1ピット等込み データ814が 10 番き込みを指示する目の場 合、モのドレイン及びコントロールゲートに高電

## 特開平4~82090 (3)

次にメモリトランジスタに書き込まれた紀使内 谷の読み出し動作にし、読み出し番号を且、 書き 読み出し動作は、読み出し様子を見なし、書き みがは、まなフンプ11と1// 様でとを電気的に接続し、昇圧回路13を非示

棟7とを電気的に接続し、昇圧回路13を非活性 状態にする。そして、ソース線4を接地して、コ ラムデコーダラの出力を選択的に日に設定するこ

ス幅(高電圧Vpp用加時間)にはらつきが生じる る、その書き込み特性にはらつきがある。このた め、1回の書き込み費がにより、全てのメモリト ランジスタに制し正確に書き込みを行うことは驚 しく、両書き込みが要なメモリトランジスタを 検出する必要がある。彼って、書き込み後に、正

常に ( ゚゚0 ゚ の) 書き込みが実行されたを確認するためのベリファイ動作が行われるのが一般的である。

ベリファイ助作は、EPROMの書き込み動作を 実行中において、1パイト単位の書き込み動作を 実行する度に、メモリトランジスタの記憶が一夕 を外部に設みして、書き込みデータと比較する ことにより、正常に書き込まれたのベリファイ動を により書き込み異常を検出すると同書の込み により書き込み異常を検出すると同書の込み により書きなベリファイ機を有する書き込み の作びた、PROMライターとよばれる専用の外部 機能によって行われる。

(発明が解決しようとする課題)

とによりビット線2を選択すると共に、ロウデコ - ダ8により.選択的にワー.ド練3に5V程度の読 み出し電圧VR (Vth1 < VR < Vth2) を与え る。このように設定すると、選択メモリトランジ スタ1に \*0 \*が記憶されている場合、選択メモ リトランジスタ1はオフ状態を維持するため、ビ ット練2を介して1/0歳7からソース線4にか けて電流が流れず、選択メモリトランジスタ1に \*1 \* が記憶されている場合、メモリトランジス タ1はオンするため、ビット線2を介して1/0 鎖フからソース鏡4にかけて電流が流れる。この 電液の流れの有無をセンスアンプ11によりセン スし、電液検出時にも、電液非検出時に耳となる 1 ビット出力データS 1 1 を入出力バッファ 1 4 に出力する。そして、入出力バッファ14から1 バイト単位で外部読み出しデータを外部に出力す ることによって選択メモリトランジスタ1の記憶 内容が読み出される。

ところで、同一チップ内のEPROMのメモリトランジスタ間においても書き込みに必要なパル

EPROM等のように、ベリファイ機能を有する書き込み動作を実行する必要のある従来の不輝 を登せ半導体記憶装置は以上のように構成されており、PROMライター等の専用の外部装置を用い で書き込み及びベリファイを行ってい Mライター このため、書き込み降に必ずPROMライター

等の外部装置に接続する必要があり、書き込みに 手間 かかってしまうという問題点があった。 この免 明は上記のような同項点を解決するとめ になされたもので、ペリファイ連スを持つきるとみ を比較的簡単に行うことができる不揮免性半導

記憶装置を再ることを目的とする。 (課題を解決するための手段)

 この発明における書き込み制御手段は、書き込み時に内部の書き込み手段を活性し、選択がの リトランジスターの書き込みを行った後、内ジスタ あみ出し手段を活性化し、選択メモリトランジスタ の配性内容の内閣製み出しを行い、その後に内部

イ顕像付き書き込み動作の制御を行う。なお、こ

のデータ比較手段を応性化して外層書き込みデータと内閣談の出しデータと内閣談の出しデータとを比較式るペリファイ、 書き込み動作を受行し、比較認時がポー数を指示 した場合、同度ペリファイ書き込み動作を行うた め、書き込み後に行うペリファイ動作・両者並込 み動作を内閣の構成部のみで行うことができる。

(実施例)

第1間はこの発明の第1実施例であるEPRO Mの基本構成を示す回路器である。同器に示すように、書き込みベリファイ制御回路21、コンパ レータ22及びANDゲート23が新たに追加さ れた。

書き込みベリファイ制御回路21は制御信号免 生国路15からの書き込み信号WとANDがート 23の出力信号は323とを受け、書き込み信号出 する。具体的には、Hレベルの書き込み信号しベル りえきれると、活性状態となり、通常はレベル の書すな場合を開放としてもしまりには、パリファ すなほとの書類が用し、パリファ

れらの信号W2、R、CのHレベル出力時間は内 親のタイマーを狙いて、 衝容器間に設定されてい る。また、書き込みベリファイ制舞回路21はA NDゲート23の出力信号S23を取り込み、こ の伊見らうろに基づる悪寒を込みが必要と繋ぎし た場合、後述する再書き込み動作を実行する。 コンパレータ22はセンスアンプ11に対応して 設けられている、つまり、コンパレータ22の解 数はセンスアンプ11 (発圧研算13) 環境、一 般的に8m輛(図中2つのみ示す)設けられてい る。このコンパレータ11はベリファイ信号C、 え出力バッフォ14からの1ビット書き込みデー タS14及びセンスアンプ11の1ピット出力デ - 夕 S 1 1 を受け、ベリファイ信号 C が H の場合 活性状態となり、1ビット出力データ511と1 ビット書き込みデータS14とを比較し、一致し た場合は且、不一致の場合はLの比較結果S22 をANDゲート23に出力する。

ANDゲート23は1バイト(図中、2つのみ

示す)のコンパレータ22の比較結果 S 22を取り込み、その論理報である出力信号 S 23を書き込みペリファイ制舞団路 2 1 に出力する。なお、他の構成は第3数で示した従来例と同様であるため説明は容略する。

このような構成のEPROMのメモリトランジスクへのデータ書き込みは、消去動作が実行された。消去動作は従来同様にEPROMチャプ上から乗外線を照射し、全メモリトランジスタ1の開業電圧をVibl(「1」配徴状態)にすることにより行われる。

日の書き込み信号Wを書き込みペリファイ制書回 第21に付与することにより開始される。すると、 り、書き込みペリファイ制器回路(2)は低性状態とな り、書き込み信号W2を日に立ち上げ、終め出し 信号R及びペリファイ信号CをLにし、センスア マブ1」とI/O線プで電気的に運新し、昇近 回路13を活性状態にする。そして、コンムデコ ーグ5の出力を選択的に高端狂Vppに立ち上げる

## 特別平4~82090 (5)

ことによりビット線2が選択されると共に、ロウ デコーダ8によりワード線3が選択的に高電圧 Vanに立ち上げられる。すると、人出力バッファ 14から取り込んだ1ピット書き込みデークS1 4 が目の場合、書き込みトランジスタ12のゲー トに高電圧Vppか印加され、Lの場合、書き込み トランジスタ12のゲートにしが与えられる。 その終果、選択されたワード練るとピット練? との交点にある選択メモリトランジスタ1は、入 出力バッファ14から取り込んだ1ビット書込み データS14が "0" 書き込みを指示する日レベ ルの場合、そのドレイン及びコントロールゲート に高電圧Vooが印加され、ドレイン近傍のアバラ ンシェ崩壊により生じたホットエレクトロンがフ ローティングゲートに注入され、その職能電圧が V th 2 (> V th 1 ) となる。このメモリトランジ スタ1の状態が"0"記憶状態に相当する。一方、 1ビット書込みデータS14が"1"書き込みを 指示するLレベルの場合、そのドレインがフロー ティングとなるためドレイン近傍にアバランシェ

崩壊は生じず瞬鏡電圧は∨th1を維持し、"1" 記憶状態を保つ。このようだして、選択メモリト ランジスタ1へのデータ書き込みが行われる。 その後、書き込み信号W2はしに立ち下がり、 彼み出し信号RがHに立ち上がる。すると、セン スアンプ11と!/0線7とが電気的に接続され、 昇圧同路 1 3 が非活件状態になる。そして、コラ ムデコーダラの出力を選択的にHに設定すること によりビット練2が選択されると共に、ロウデコ - ダ8により選択的にワード練3に5V程度の読 み出し電圧VR (Vth1 < VR < Vth2) が与え られる。すると、選択メモリトランジスタ1に "G"が記憶されている場合、選択メモリトラン ジスタ1はオフ状態を維持するため、ビット線2 を介して1/0線7からソース線4にかけて電液 が流れず、選択メモリトランジスタ1に"1"が 記憶されている場合、メモリトランジスタ1はオ ンするため、ビット線2を介して1/0線7から ソース株4にかけて電液が流れる。センスアンプ 11は、この電液の流れの有無をセンスし、電液

検出時にL、電流非検出時に且となる1ビット出 カデータS11を入出力バッファ14に出力する とともにコンパレータ22に出力する。

その後、基本出し信号RがLに立ち下がり、ベリファイ循号にがBに立ち上がる。ベリファイは 野 C の当 E になると、コンパレーク22か活性 状態 となり、モンスアンブ 1 1 の 1 ピット曲カデータ S 1 1 と人出力パッファ 1 4 から出力された 1 ピット書き込みデータ S 1 4 ごを比較し、S 1 1 ~ S 1 4 で B しの比較結果 S 2 2 を出力である。 従って、コンパレータ 2 2 の比 女 タへの書き込みが正常に行えなかったことになる。 以 ロステマッガ 1 パイト 単位で実行されるペリファイ権軟付書き込み物作である。

ANDゲート23に取り込まれるコンパレータの比較結果 S 2 2 が 1 箇所でもLの場合、ANDゲート23 の出力信号 S 2 3 が Lとなり、一方、全てのコンパレータの出力信号 S 2 2 2 が B の場合、ANDゲート23 の出力信号 S 2 3 3 対 B となる。

春き込みペリファイ制脚回路21は、この出力信号S23が且の場合、春き込み動作を終了し、 Lの場合、 たいリファイ機能付客き込み動作を P 度実行する。


度宝行せる。 したがって、書き込み時に少なくとも1つのメ モリトランジスタにおいて、正常にデータの書き 込みが行えなっかた場合は、自動的に再書き込み を行うことができる。このため、メモリトランジ スタの書き込み特性にばらつきがあっても、PR OMライター等の外部装置に接続することなくE PROMの内部構成態のみを利用するだけで、正 常に書き込みを行うことができる。なお、読出し 動作は従来同様に行われるため説明は省略する。 第2回はこの発明の第2の実験例であるEPR OMの基本構成を示す回路図である。同数に示す ように、第1の実施例に比べ、コンパレータ11 に対応してラッチ24が新たに設けられている。 つまり、ラッチ22の個数はコンパレータ22 (昇圧回路13) 同様、8n個設けられている。 このラッチ24に人出力パッファ14の1ビット


## 特爾平4-82090 (6)

書き込みデータS14がラッチされる。そして、 み手段を活性化し、選択メモリトランジスタへの このラッチ24に格納されたラッチデータS24 書き込みを行った後、内部の読み出し手段を活性 が昇圧回路13及びコンパレータ22に与えられ 化し選択メモリトランジスタの記憶内容の内部禁 み出しを行い、その後に内部のデータ比較手段を る。なお、他の構成は第1図で示した第1の実施 例と同様であるため、説明は省略する。 活性化して外部書き込みデータと内部読み出しデ このように構成すると、ラッチ24に格納され タとを比較するベリファイ書き込み動作を実行 たラッチデータS24に基づきベリファイ機能付 1. 比較信息が不一致を指示した場合。 直接べり き書き込み動作が行えるため、1パイト単位でし ファイ書き込み動作を行うするため、書き込み後 かべりファイ機能付き書き込みを行うことができ に行うベリファイ動作・再書き込み動作を内部の なかった第1の実施側に比べ、最高でロバイト単 構成部のみで自動的に行うことができ、ベリファ 位でベリファイ機能付き書き込みを行うことが可 イ機能付き書き込み動作が額単に行える。 能になる分、書き込み時間の高速化が実現する。 4. 関而の類単な影唱 なお、これらの実施例では不課発性半導体記憶 第1回はこの発明の第1の実施例であるEPR 装置としてEPROMを示したが、これに限定さ OMの基本構成を示す回路関、第2関はこの発明 れずフラッシュEEPROM等の書き込み後にべ の第2の実施例であるEPROMの基本構成を示 リファイ動作を必要とする全ての不揮発性半導体 す回路図、第3図は従来のEPROMの基本構成 紀憶装置に適用可能である。 を示す回路間である。 (発明の効果) 図において、1はメモリトランジスタ、11は 以上説明したように、この発明によれば、書き センスアンプ、21は書き込みベリファイ制御回 込み制御手段により、書き込み時に内部の書き込 路、22はコンパレータ、23はANDゲート、

24 はラッチである。 なお、各國中阿一符号は同一または相当部分を 示す。

代理人 大岩塘 雄





第1頁の続き

第1貝の続き 動Int.Cl.<sup>5</sup> 識別記号 庁内整理番号

H 01 L 27/115 29/788 29/792

/115 /**788** 

8831-4M H 01 L 27/10 4 3 4

@発 明 者 林 越 正 紀 兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社エル・ エス・アイ研究所内

杏 (自発) 通 3

10

特許庁長官殿

2-1974704 1 事件の表示

2. 聲明の名称

不揮発性半導体記憶装置

3. 補正をする者

事件との関係 特許出願人 東京都千代田区丸の内二丁目2番3号 住 所 名 称 (601) 三菱葉機株式会社 代表者 志 枝 守 裁

4. 代理人

住 所 東京都千代田区 丸の内二丁目2番3号 三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄 氏 名 (連絡先03(213)342(神計部 (連合先 03(2213)342(神計部)



5 箱正の対象

明細書の「特許請求の範囲の欄」及び「発明の 詳細な説明の構」

6. 補正の内容

(1) 特許請求の範囲を別紙の適り補正する。

(2) 照期書第11百第11行ないし第12行 及び第20頁第6行の「ベリファイ書き込み」を、 「書き込みべりファイ」に訂正する。

明細書第11頁第13行ないし第14行、 第12百銭4行及が第20百銭7行ない1. 鉄8行 の『ベリファイ書き込み』を、『書き込み』に訂

ませる...

(4) 明細書第16頁第13行の「"0"が記 他されている場合」を、「書き込みが充分なされ た場合」に訂正する。

- 明細書第16頁第16行ないし第17行 の「"1"が記憶されている場合」を、「書き込 みが不充分な場合」に訂正する。
- 明細書第18百第7行の「行えなっかた」 を、「行えなかった」に訂正する。

(7) 明和書第20頁第8行の「行うするため」2. 特許請求の範囲

を、「行うためしに打正する。

フローティングゲートを育し、不振発な 以上 記憶を行うメモリトランジスタからなるメモリセ

ルを据えた不揮発性半導体記憶装置であって、

活性状態時に、外部アドレス供号に基づき選択 された選択メモリトランジスタに対し、外報書を 込みデータに応じて不揮発な書き込みを行う書き 込み手段と、

活性状態時に、前記選択メモリトランジスタの 記憶内容を内部読み出しデータとして出力する施 み出し手段と、

活性状態時に、前記外部書き込みデータと前ね 内部読み出しデータとを比較して、その一致/不 一致を指示する比較信号を出力するデータ比較手 段と、

書き込み時に朔記書き込み手段を活性化し、前 記選択メモリトランジスタへの書き込みを行った 後、前紀読み出し手段を活性化し前記選択メモリ トランジスタの記憶内容の内部跳み出しを行い、 その後に前記データ比較手段を活体化して前記札 -645部書き込みデータと前記内部読み出しデータとを 比較する<u>書き込みベリファイ</u>動作を実行し、前記 比較信号が不一致を指示した場合、再<u>皮售</u>き込み 動作を行う者込み制御手段とを着えた不揮発性半 等和記憶変援。